

一步一步学会创建IBIS模型

Learn IBIS Model Generation Step by Step

Doc Scope : IBIS Model
Doc Number : SFTEC12008
Author : Daniel Zhong
Create Date : 2012-06-10
Rev : 1.00

目录

1	简介	5
1.1	IBIS 模型概述	5
1.2	创建 IBIS 模型的流程	6
2	建模前的准备工作	7
2.1	了解所建模型的基本信息	7
2.2	确定获取数据的方式	8
2.3	确定模型的“拐角”	8
2.4	获取模型的其他相关信息	8
3	获取模型数据	9
3.1	IBIS 缓冲器模型的核心组件	9
3.2	封装寄生参数的提取	10
3.3	硅片电容的提取	11
3.4	使用 S2IBIS3 转换工具生成 IBIS 模型	13
3.5	各类缓冲器所需要获取的 I/V 和 V/t 曲线数据	13
3.6	I/V 曲线的提取	16
3.6.1	电源嵌位二极管 I/V 曲线的提取	17
3.6.2	地嵌位二极管 I/V 曲线的提取	17
3.6.3	上拉设备 Pullup I/V 曲线的提取	18
3.6.4	下拉设备 Pulldown I/V 曲线的提取	19
3.6.5	嵌位电流重复计算的解决方案	20
3.6.6	I/V 曲线的参考电压	21
3.7	V/t 曲线的提取	21
4	数据录入 IBIS 文件	24
4.1	IBIS 文件头信息	24
4.2	元件	25
4.3	模型选择器	26
4.4	缓冲器模型	27
4.4.1	[Model] 基本参数	27
4.4.2	[Model Spec] 参数	29
4.4.3	接收器阈值	30

4.4.4	温度和电压	30
4.4.5	I/V曲线	33
4.4.6	[Ramp]和V/t曲线	35
4.5	封装模型	35
5	验证模型	35
6	对比测量结果	36

表

表 1:	不同曲线所必须涵盖的模型类型	14
表 2:	不同缓冲器所必须包含的曲线类型	16
表 3:	常见缓冲器类型的推荐负载电路和波形选择	22
表 4:	IBIS文件头信息关键字描述	24
表 5:	IBIS文件元件部分的关键字	25
表 6:	IBIS文件[Model]基本参数	28
表 7:	缓冲器模型中温度和电压相关的关键字以及其他关键字	31

图

图 1:	标准CMOS缓冲器的等效模型	6
图 2:	标准CMOS缓冲器的IBIS模型的核心组件	6
图 3:	IBIS缓冲器模型的RLC封装参数	10
图 4:	使用HSpice交流分析法仿真缓冲器的硅片电容	12
图 5:	电源嵌位二极管I/V曲线的提取	17
图 6:	地嵌位二极管I/V曲线的提取	18
图 7:	上拉设备Pullup I/V曲线的提取	19
图 8:	下拉设备Pulldown I/V曲线的提取	20
图 9:	嵌位电流的重复计算	20
图 10:	参考VCC的Pullup和Power_clamp曲线	21
图 11:	V/t曲线测量或仿真配置图	22
图 12:	标准CMOS缓冲器的V/t曲线测量或仿真配置	23
图 13:	V/t曲线和CMOS缓冲器的开关状态	23
图 14:	缓冲器飞行时间(Tco)或开关时间的单端测量电路图	28
图 15:	缓冲器飞行时间(Tco)或开关时间的差分测量电路	28
图 16:	接收器带滞后效应的阈值电压	29
图 17:	接收器带脉冲抗扰度的阈值电压	29

图 18: 接收器静态和动态过冲电压	30
图 19: 端接器模型的等效电路图	32
图 20: 串联模型的等效电路图	33
图 21: [Ramp] 关键字的数值定义	35

1 简介

IBIS模型是最常见的板级信号完整性仿真模型，本文将介绍如何创建IBIS模型。

IBIS是I/O Buffer Information Specification的简称，即基本的输入/输出缓冲器信息规范。和常见的HSpice和Spectre等晶体管级（物理级）缓冲器模型不一样，IBIS只是描述了IC的输入、输出或IO缓冲器的行为级电气特性，并不涉及缓冲器的底层结构和工艺信息。

本文将介绍如何获取创建IBIS模型所需的信息，并避免创建IBIS模型时一些常见的错误。

本文假定读者有一定的SI基础，了解IBIS模型规范，也熟悉HSpice和Spectre等Spice仿真。

本文参考了以下文献：

《I/O Buffer Information Specification Version 4.2》.....IBIS开放协会

《I/O Buffer Modeling Class》..... Arpad Muranyi, Intel.

《IBIS Model Process For High-Speed LVDS Interface Products》..... Interface Products Group, National Semiconductor Corp.

《Validating and Using IBIS Files》.....Interface Products Group, National Semiconductor Corp.

资源网站：

<http://www.vhdl.org/ibis/> IBIS开放协会网站

<http://www.ece.ncsu.edu/erl/ibis/s2ibis3/s2ibis3.htm> S2IBIS3转换工具网站

1.1 IBIS模型概述

IBIS模型文件是一个ASCII文本文件，包含了从行为上描述器件的输入、输出和IO缓冲器的数据，这些数据用于模拟模型，并执行板级信号完整性仿真和时序分析。为了实现上述的仿真和分析，这些行为级数据至少需要包含缓冲器的电流电压以及开关（时间和电压）特性。

IBIS规范只是定义了IBIS模型文件中所包含的信息，也定义了获取这些信息所需要的条件或环境，但并没有指定如何去获取这些信息，以及如何使用这些信息去执行器件的模拟和仿真。简单的说，IBIS规范只是一个数据格式标准，不包含如何获取和使用这些数据的定义。

IBIS文件可以对整个器件建模。一般一个常见的IBIS模型会包含一个或多个器件的定义，然后给出器件管脚的定義和封装的电气参数及其所对应的缓冲器模型，再给出所有存在对应关系的缓冲器模型。

IBIS缓冲器模型的行为级特性主要是描述一些VI和Vt曲线，这些曲线通常可以认为是描述了实体缓冲器等效模型中的特性，例如说一个标准的CMOS缓冲器就可以用以下等效模型表征：




图 1: 标准CMOS缓冲器的等效模型

而下图就是IBIS缓冲器模型的核心组件，我们可以看到之间的对应关系：




图 2: 标准CMOS缓冲器的IBIS模型的核心组件

1.2 创建IBIS模型的流程

创建IBIS模型可以分为以下几个基本步骤，我们会在随后的章节中详细的介绍：

- [建模前的准备工作](#)
- [获取模型数据](#)
- [数据录入IBIS文件](#)
- [验证模型](#)
- [对比测量结果](#)

2 建模前的准备工作

建模前的准备工作通常总是零零总总，总体可以归纳为以下几类：

- [了解所建模型的基本信息](#)
- [确定获取数据的方式](#)
- [确定模型的“拐角”](#)
- [获取模型的其他相关信息](#)

2.1 了解所建模型的基本信息

有一些时候，建模的做过程可以是一个程式化或者说是一个标准化的流程，例如当我们通过IBIS转换工具从现有的晶体管级模型（如HSpice、Spectre等）转换生成IBIS模型时，整个过程似乎只需要依照转换工具的要求填写一些指令或信息并执行转换即可。但实际上，所需填写的指令和信息会因为晶体管和接口类型和特性的不同而不同，为了确保所生成的IBIS模型的正确性，我们必须获取并填写与之对应的正确指令和信息。

一般而言，我们需要了解一下模型的基本信息：

1. 缓冲器电路的接口类型。例如，是输入还是输出抑或是IO，如果是输出，是属于标准CMOS，或者是TTL，或者是漏极/集电极开路的CMOS/TTL/GTL，或者是源极或发射级开路的CMOS/TTL等等。上述信息决定了所需曲线的类型和数目，以及生成曲线时测量或仿真的条件等等。
2. 缓冲器电路的接口电压，包括上下拉晶体管的电源电压以及嵌位二极管的电压。当然，多数情况下，两者的工作电压是同一电源。
3. 封装信息。获取芯片封装的类型，管脚分布，以及管脚和缓冲器的对应关系表等等。
4. 封装设计文件或寄生参数信息。IBIS芯片模型大多需要在同一文件内包含芯片的封装信息和寄生参数，如果是自行仿真提取封装参数，需要获取封装基板（或名衬底，Substrate）的设计文件；也有可能是从封装厂家直接获取封装寄生参数信息；如果是自行测量封装参数，一般需要获得未塑封的芯片。当然，后者（测量）的方式已经很少采用了。
5. 硅片电容。了解或是获取每一个管脚的硅片电容（C_comp）。硅片电容可能由硅片生产厂商测量或我们通过晶体管级模型仿真得到。
6. 信号管脚是否需要建模。不是每一个信号都需要建模，电源和地管脚，以及测试管脚、NC管脚、状态控制信号（通过上拉或下拉改变电平用于控制）等就基本上不需要建模。
7. 输入和输出测量参数。获取IBIS模型中包含接口的输入或输出高低电平、参考电平、阈值电压等等参数。
8. 时间和电压曲线测量或仿真的配置。这个由第一点确定，而具体的配置我们将在“获取模型数据”这一章节中介绍。
9. 所需要的IBIS模型版本。高版本的IBIS规范支持更精确的建模，但所需获取的数据也更多，而且兼容性可能会有问题（旧版本的仿真软件不一定能支持新版本的IBIS模型）。

2.2 确定获取数据的方式

这一步，我们需要确定获取缓冲器模型数据的方式。缓冲器模型的数据通常有三种获取方式：

1. 实际测量获得。早期的IBIS模型有少量采用这种方式实现，但由于对测量设备的要求较高，耗时也较长，测量设备的寄生效应也影响到模型的精确度，因此近年来很少采用了。
2. 通过晶体管级模型仿真转换得到。这是最常用的方式。通常我们在设计IC时，能够很方便的获得缓冲器的晶体管级（物理级）模型，例如HSpice、Spectre等；然后可通过搭建合乎IBIS规范的仿真环境，利用对应的仿真器仿真得到。
3. 通过现有数据的拷贝得到。这种方式通常出现在使用同一工艺标准，在同一硅片生产线上，所生产的不同款IC芯片上存在同一种缓冲器的时候，如果某一款IC芯片已经存在了缓冲器的IBIS模型，那么我们可以直接拷贝现有模型数据甚至模型本身到另一新款IC芯片的IBIS文件中。当然，从本质上看，这种方式也是前两种方式之一，毕竟现存数据也是需要原先通过测量或仿真得到。

2.3 确定模型的“拐角”

缓冲器模型的“拐角”，也就是PVT Corner，表征的是模型随着工艺制程（Process）、工作电压（Voltage）和环境温度（Temperature）三个条件的不同而所表现出来的不同特性。通常模型有快速、典型、慢速三类拐角，对应关系分别是：

- 快速拐角 = 快速制程 + 高电压 + 低温
- 典型拐角 = 典型制程 + 典型电压 + 典型温度
- 慢速拐角 = 慢速制程 + 低电压 + 高温

而在IBIS模型中，这些刚好对应数据中的max、typ和min三栏，也就是快速拐角对应max栏，典型拐角对应typ栏，慢速拐角对应min栏。

拐角的定义已经给出，但是现在的问题是在快速/典型/慢速拐角中，具体的电压和温度分别是多少，这将影响到仿真或测量模型时的条件配置。这些值并不是固定的，而是与缓冲器的接口类型、工艺的特性和芯片的等级或适用范围等相关。举一个例子，对于符合JEDEC规范的DDR2-667 SDRAM内存芯片，其工作电压的max/typ/min值已经由规范确定，那就是1.9V/1.8V/1.7V，而环境温度的max/typ/min值规范并没有固定，而是由厂家根据其产品的等级或适用范围给出。例如，对于民用等级的SDRAM，厂家给出了环境温度的max/typ/min值分别是110/50/0摄氏度；而对于工业等级的SDRAM，厂家则给出了110/50/-40摄氏度；同样是民用等级，型号不一，厂家不一，温度也可能不一，例如可能另一厂家给出的值就是85/40/0摄氏度。

2.4 获取模型的其他相关信息

除了上述项目需要确认或做好准备，我们在创建IBIS模型之前可能还需要：

1. 当缓冲器模型数据需要通过测量获得时，我们需要准备测量仪器并搭建测量平台。
2. 当缓冲器模型数据或基本的IBIS模型文件需要通过专门的转换软件（例如免费的S2IBIS3）得到时，我们需要事先熟悉软件的使用。

3. 当缓冲器模型数据需要通过晶体管级模型仿真得到时，我们需要熟悉此晶体管级模型所对应的仿真器的使用。
 4. 熟悉IBIS规范。
 5. 准备好用于语法检查等目的模型校验工具。
- 当需要时，上述项目会在下文中详述。

3 获取模型数据

上文中已经提到，缓冲器模型的数据可以通过测量或仿真得到，而绝大部分都是通过仿真得到的。那我们在实际的模型创建过程中，又应该获取什么样的数据以及如何获得这些数据，我们将在本章中按照以下内容逐一介绍：

- [IBIS缓冲器模型的核心组件](#)
- [封装寄生参数的提取](#)
- [硅片电容的提取](#)
- [使用S2IBIS3转换工具生成IBIS模型](#)
- [各类缓冲器所需要获取的I/V和V/t曲线数据](#)
- [I/V曲线的提取](#)
- [V/t曲线的提取](#)

3.1 IBIS缓冲器模型的核心组件

图2已经给出了一个典型的IBIS输出或IO缓冲器以及一个典型的IBIS输入缓冲器的核心组件，其中对于输出或IO缓冲器，包含以下数据：

1. 封装寄生参数。早期版本中，封装寄生参数通常用集总RLC参数表示，如图3所示。但对于更高频率的仿真应用，为了更精确的模拟封装特性，IBIS规范也支持RLCG矩阵形式的封装模型，从而提高仿真精度。




图 3：IBIS缓冲器模型的RLC封装参数

2. 硅片电容。在IBIS模型中也就是C_comp，对于输出缓冲器而言是漏极电容；对于输入缓冲器而言是栅极电容；对于IO缓冲器而言是输出缓冲器的漏极电容和输入缓冲器栅极电容之和。
3. PMOS晶体管的I/V曲线。
4. NMOS晶体管的I/V曲线。
5. 电源嵌位二极管的I/V曲线。
6. 地嵌位二极管的I/V曲线。
7. 在一定的负载条件下，不计入封装寄生参数，PMOS的V/t曲线。
8. 在一定的负载条件下，不计入封装寄生参数，NMOS的V/t曲线。

封装寄生参数和硅片电容所有类型的缓冲器都存在，但六类曲线对于不同类型的缓冲器会有所取舍。例如对于CMOS输入缓冲器而言，就只需要电源和地嵌位两组曲线即可。

3.2 封装寄生参数的提取

有一定SI基础的人都知道有这么一个经验法则，当PCB上信号线的传输延迟小于信号上升时间的六分之一时，我们通常认为可以用集总式的RLC参数表征传输线特性。这一个法则同样应用于IBIS的建模规范中。对于早期版本的IBIS规范，只支持用集总RLC参数表征封装寄生特性，原因是当时信号的频率大多在100MHz这个数量级，而信号的上升时间都在1ns以上（通常是几纳秒），远大于封装基板上的信号传输延迟。这样集总的RLC参数已经能够准确地表征封装寄生特性。但是当信号频率的提升和上升时间的缩短，集总的RLC参数已近不能够准确的表征当前IC封装的寄生特性了，所以业界开始用更精确的模型去描述芯片的封装，流行的方式有以下几种：

- RLCG矩阵形式的封装模型
- EBD板级模型形式的封装模型
- 多端口S参数形式的封装模型

其中前者开始广泛应用于IBIS模型的建模中。

无论是集总式的RLC封装参数，还是其他形式的封装模型，我们都需要通过测量或者仿真的方式获得。测量得到封装参数，理论上是可行的，但笔者并没有接触过，对业界是否可以实现以及如何实现并不了解。仿真得到封装参数应该会比较流行的方法，因为这种方法很容易实现。但是和一般板级的SI仿真中提出均匀传输线模型不一样，封装基板（也称衬底，下文不再注释）上的情况更为复杂，焊球、bonding金线、不完整的参考平面等等，使得二维方式的提取不再准确。一般情况下，我们需要使用真实的三维场建模来提取封装参数。例如，如果封装基板采用业界顶尖的Cadence APD/SIP工具设计完成，我们在提取封装参数时可以很方便地使用APD/SIP SI内嵌的PakSI-E三维场建模工具提取出集总式或矩阵形式的RLC/RLCG封装模型，供IBIS建模时使用。关于如何使用Cadence APD/SIP SI提取封装模型，笔者将另文叙述，这里不再详述。

3.3 硅片电容的提取

硅片电容，也就是指缓冲器的对外节点与参考地之间的电容，是IBIS缓冲器模型中的C_comp，对于输出缓冲器而言是漏极电容；对于输入缓冲器而言是栅极电容；对于IO缓冲器而言是输出缓冲器的漏极电容和输入缓冲器栅极电容之和。硅片电容的值理论上可以通过测量得到（当然，笔者并不清楚是否有这样的设备，可以精确的测量pF数量级的电容），但通过晶体管级模型仿真获得是非常方便的，所以也是最常用的方式。

以HSpice为例，可以用以下两种方法实现硅片电容的仿真提取：

其一，交流分析法。在缓冲器的对外节点（输出缓冲器就是输出节点，输入缓冲器就是输入节点）处添加一个正弦波交流电源，然后用.AC和.NET语句执行交流扫描，可以得到此节点的对地阻抗 $Z = Z(R)+Z(I)$ （ $Z(R)$ 和 $Z(I)$ 分别阻抗的实部和虚部）；而 $Z(I) = -i/(2\pi fC)$ ，所以 $C_{comp} = \text{abs}(1/(2\pi fZ(I)))$ ，其中abs是取绝对值， π 是圆周率， f 是交流信号的频率。

其二，瞬态分析法。在缓冲器的对外节点处添加一个梯形脉冲波激励，用.tran语句测量瞬态上升时间和瞬态下降时间，以及激励在上升沿和下降沿的电流，依据 $I = C \cdot \Delta V / \Delta t$ ，有 $C = I \cdot \Delta t / \Delta V$ ；分别计算上升沿和下降沿的电容C_compR和C_compF并取平均值可得到硅片电容C_comp。

上述两种方式仿真得到的结果会有少许区别，笔者更倾向于第一种。以下是第一种方法的一个案例：

```

*****
***** AC ANALYSIS and C_Comp Measurement *****
*****
* HSPICE Setup for IBIS C_comp Measurement using AC Analysis
* Set Frequency used to measure C_COMP here :
* -----
.param pfreq = 133Meg          $ Frequency for C_Comp Measurement
+   pi      = 3.1415926535     $ Sorry: My calculator only showed 10 decimals
*
* DC Inputs :
VTX   TX      VSS2 DC 'pvss'   $ don't care.
VEN   EN      VSS2 DC 'pvss'   $ Enable tied low for tristate (DIO is input)
*
* DIO (input) voltage source has 1.65V (VDD5/2) DC bias and 1mV RMS AC bias:
* -----
VINAC  DIO    VSS  DC 'pvtt'  AC  1mV
*
* This performs a frequency sweep by 10 points per decade from 1kHz to 1GHz:
* -----
.AC  DEC  10  100K  1000Meg
*
* .NET starts the AC Network Analysis (VINAC is input voltage source) :
* -----
* Syntax for 1-port : .net VINAC      <--- using this one and measuring ZIN.
* Syntax for 2-ports: .net v(out_node) VINAC
* -----
.NET  VINAC
*
* These are the real (ZR) and imaginary parts (ZI) of input impedance (ZIN) :
* -----
*measure ac  ZR  FIND  ZIN(R) AT = 'pfreq'   (removed / see below for "res_io")
.measure ac  ZI  FIND  ZIN(I) at = 'pfreq'
*
*   ZIN = ZR + j x ZI   (j = sqrt(-1))
*   =====
*   so we have: j x ZI = 1/(j x omega x Cin) -->  ZI = -1/(omega x Cin)
*
*   ---> Cin = abs (1/(omega x ZI)),      where omega = 2 x pi x f
*   ---> Cin = abs (1/(2 x pi x f x ZI))
*
.meas here_is_c_comp_and_r_in: param = 1
.meas ~~~~~~ param = 1
.measure ac c_comp param='abs(1.0/(2.0*pi*pfreq*ZI))' $ value of C_comp
.measure ac res_io FIND ZIN(R) AT = 'pfreq'
*****
*

```

图 4：使用HSpice交流分析法仿真缓冲器的硅片电容

3.4 使用S2IBIS3转换器生成IBIS模型

如果需要创建IBIS模型的器件有HSpice、Spectre等商用Spice模型中某一个或多个模型，我们可以首先尝试使用S2IBIS3转换器去生成IBIS模型。S2IBIS程序是美国北卡莱罗纳州立大学开发的免费软件，目前发展到S2IBIS3的V1.1版本，最高支持IBIS3.2版本规范的模型创建。

S2IBIS3支持在UNIX/Linux以及Windows平台下运行，它其实只是一个脚本程序，自身并不能执行任何仿真，而是调用相关仿真器去仿真并依据IBIS的规范生成模型，如果拥有的模型是Spectre格式，那么就需要调用Cadence Spectre仿真器仿真。S2IBIS3总共支持HSpice、Spectre、PSpice、Spice、Spice3和Eldo仿真器。

具体如何使用S2IBIS3软件生成IBIS模型，笔者将另文叙述，在此不再详述。

S2IBIS3的程序、案例和疑难解答可以在以下链接中找到，在IBIS开放论坛的网站上（已经列举在第一章的参考文档中了）也有链接：

<http://www.ece.ncsu.edu/erl/ibis/s2ibis3/s2ibis3.htm>

3.5 各类缓冲器所需要获取的I/V和V/t曲线数据

如果S2IBIS3并不能识别你的晶体管模型，我们可以用晶体管模型对应的仿真器依据IBIS规范的定义逐一搭建仿真案例，得到每一组需要的曲线数据。事实上，S2IBIS3工具也是这样做的，它只是将仿真配置、仿真执行和数据录入按照脚本执行的方式一次完成而已。

既然需要用手工的方式获取行为曲线数据，那么我们有必要了解各种不同的缓冲器究竟需要哪些I/V和V/t曲线。

依据IBIS4.2规范，IBIS模型所支持的模型类型包括：Input、Output、I/O、3-state、Open_drain、I/O_open_drain、Open_sink、I/O_open_sink、Open_source、I/O_open_source、Input_ECL、Output_ECL、I/O_ECL、3-state_ECL、Terminator、Series和Series_switch。其中，后两者是串行模型，需要串行数据，在此暂不讨论。

按照模型类型和曲线类型分别给出两个对应的表格：

曲线类型	必须涵盖的模型类型	备注
Pullup数据	Output I/O 3-state Open_source I/O_open_source Output_ECL I/O_ECL 3-state_ECL	
Pulldown数据	Output I/O 3-state Open_sink I/O_open_sink	

	Open_drain I/O_open_drain Output_ECL I/O_ECL 3-state_ECL	
Power_clamp数据	Input I/O 3-state I/O_open_source Input_ECL I/O_ECL 3-state_ECL Terminator	
GND_clamp数据	Input I/O 3-state I/O_open_sink I/O_open_drain Input_ECL I/O_ECL 3-state_ECL Terminator	
V/t数据（包括Falling和Rising）	Output I/O 3-state Open_sink I/O_open_sink Open_drain I/O_open_drain Open_source I/O_open_source Output_ECL I/O_ECL 3-state_ECL	

表 1: 不同曲线所必须涵盖的模型类型

模型类型	必须包含的曲线类型	备注
Input	Power_clamp GND_clamp	
Output	Pullup Pulldown	注1

	Rising Falling	
I/O	Pullup Pulldown Power_clamp GND_clamp Rising Falling	
3-state	Pullup Pulldown Power_clamp GND_clamp Rising Falling	
Open_drain	Pulldown Rising Falling	注2
I/O_open_drain	Pulldown Power_clamp GND_clamp Rising Falling	
Open_sink	Pulldown Rising Falling	注2
I/O_open_sink	Pulldown Power_clamp GND_clamp Rising Falling	
Open_source	Pullup Rising Falling	注2
I/O_open_source	Pullup Power_clamp GND_clamp Rising Falling	
Input_ECL	Power_clamp GND_clamp	
I/O_ECL	Pullup	

	Pulldown Power_clamp GND_clamp Rising Falling	
3-state_ECL	Pullup Pulldown Power_clamp GND_clamp Rising Falling	
Terminator	Power_clamp GND_clamp	

表 2: 不同缓冲器所必须包含的曲线类型

注1. 输出缓冲器（不包括三态）模型，虽然嵌位二极管实际上是存在的，但由于其必定输出某一状态（不存在高阻态），嵌位二极管的数据包含在晶体管的数据中，无法分离出来，所以对于纯输出缓冲器，只需要[Pullup]和[Pulldown]两类I/V曲线即可，嵌位二极管的特性事实上已经包含在上述两类曲线中了。

注2. 对于Open Drain、Open Sink和Open Source几类晶体管（非I/O），Power_clamp和GND_clamp两类曲线是可选的，主要在于实际物理电路中，对应的嵌位二极管是否存在。

3.6 I/V曲线的提取

在前文的叙述中，我们已经知道了在IBIS缓冲器模型中，共有4类I/V曲线需要需要提取，而这4类曲线表征了4个对应的设计的特性，分别是Pullup表征上拉设备（例如CMOS输出缓冲器的PMOS管）的I/V特性，Pulldown表征下拉设备（例如CMOS输出缓冲器的NMOS管）的I/V特性，Power_clamp表征电源嵌位二极管的I/V特性，GND_clamp表征地嵌位二极管的I/V特性。那么我们如何通过测量或者仿真提取这些曲线呢？

我们按照以下章节逐一介绍I/V曲线的提取：

- [电源嵌位二极管I/V曲线的提取](#)
- [地嵌位二极管I/V曲线的提取](#)
- [上拉设备Pullup I/V曲线的提取](#)
- [下拉设备Pulldown I/V曲线的提取](#)
- [嵌位电流重复计算的解决方案](#)
- [I/V曲线的参考电压](#)

3.6.1 电源嵌位二极管I/V曲线的提取

以最基本的三态或I/O缓冲器为例，要提取电源嵌位二极管的I/V特性，只需要禁止缓冲器的输出，即缓冲器对外节点表现为高阻态，然后在对外节点处添加VCC~2VCC的直流扫描电源。此时，地嵌位二极管以及上拉和下拉晶体管都处于关闭/截止状态，得到的数据即电源嵌位二极管的I/V特性。另外需要注意的是，对于所有I/V数据的测量或仿真，硅片电容C_comp都存在于配置内，而封装寄生RLC参数都不包含。




图 5：电源嵌位二极管I/V曲线的提取

另，直流扫描电压源的范围也可以是0~2VCC。

3.6.2 地嵌位二极管I/V曲线的提取

还是以三态或I/O缓冲器为例，要提取地嵌位二极管的I/V特性，只需要禁止缓冲器的输出，即缓冲器对外节点表现为高阻态，然后在对外节点处添加-VCC~VCC的直流扫描电源。此时，电源嵌位二极管以及上拉和下拉晶体管都处于关闭/截止状态，得到的数据即地嵌位二极管的I/V特性。




图 6：地嵌位二极管I/V曲线的提取

3.6.3 上拉设备Pullup I/V曲线的提取

还是以CMOS三态或I/O缓冲器为例，要提取上拉设备即PMOS管的I/V特性，只需要使能缓冲器的高输出，即缓冲器对外节点输出高，然后在对外节点处添加-VCC~2VCC的直流扫描电源。此时，下拉晶体管处于关闭/截止状态，得到的数据是包涵了嵌位二极管特性的Pullup I/V曲线。




图 7：上拉设备Pullup I/V曲线的提取

上述曲线实际上包含了嵌位二极管的行为特性，所示并不能直接用于IBIS模型的创建。

3.6.4 下拉设备Pulldown I/V曲线的提取

还是以CMOS三态或I/O缓冲器为例，要提取下拉设备即NMOS管的I/V特性，只需要使能缓冲器的低输出，即缓冲器对外节点输出低，然后在对外节点处添加-VCC~2VCC的直流扫描电源。此时，上拉晶体管处于关闭/截止状态，得到的数据是包涵了嵌位二极管特性的Pulldown I/V曲线。




图 8：下拉设备Pull-down I/V曲线的提取

上述曲线实际上包含了嵌位二极管的行为特性，所示并不能直接用于IBIS模型的创建。

3.6.5 嵌位电流重复计算的解决方案

由于当我们仿真或测量Pullup或Pulldown曲线数据时，流过两个嵌位二极管的电流在很多情况下并不会一直为零，这就会导致我们测量或仿真得到的Pullup或Pulldown数据实际上包含了嵌位二极管的电流，为了如实的描述上拉或下拉设备的独立的行为，我们需要用测量或仿真得到的Pullup或Pulldown数据减去之前得到的嵌位二极管Power_clamp或GND_clamp数据，得到“真实”的Pullup或Pulldown曲线用于IBIS模型的创建。下方是上拉和电源嵌位曲线的一个例子：




图 9：嵌位电流的重复计算

3.6.6 I/V曲线的参考电压

从IBIS的规范上看，上文中我们对Pullup上拉曲线和Power_clamp电源嵌位曲线的测量或仿真配置是不准确的，因为对于这两类曲线，IBIS规范要求以VCC为参考电压。这样做最主要的原因就是使一些模型在使用时可以不考虑所连接的电源（不受VCC电压大小的影响），例如，一个兼容5V和3.3V接口电压的器件可以使用同一个模型。为了得到以VCC为参考电压的曲线，我们可以选择将之前方法（参考VSS）得到的曲线进行转化和翻转，也可以选择直接使用VCC为参考电压的配置来获得I/V曲线。




图 10：参考VCC的Pullup和Power_clamp曲线

由于Fast/Typ/Slow “拐角”的定义，对应IBIS模型中的Max/Typ/Min三列数据，对于完整的IBIS模型，共有最多12组I/V曲线数据。但务必记住，Max和Min数据，是可选的，在创建模型时允许用“NA”填写，虽然现在已经很少有厂家在发布正式版的IBIS模型时不包含有效的Max和Min数据了。

3.7 V/t曲线的提取

V/t数据只是对于带输出的缓冲器类型是需要的，但并不是必需的，真正必需的数据是表征了变化沿斜率的[Ramp]数据。[Ramp]数据是在1.x版本中IBIS模型中就存在了，它将驱动器时间和电压描述成线性关系。但器件的输出转换波形常常呈现明显的非线性，所以为了更准确的描述驱动器的时间和电压的关系特性，当今绝大部分带输出的缓冲器的IBIS模型都带有V/t曲线，即[Rising waveform]和[Falling waveform]。

对于每一种仿真“拐角”（max/typ/min），都有至少两种V/t数据需要获取，一种是从低到高的输出跳变，另一种是从高到低的输出跳变。曲线获取的过程需要给定驱动器一个有效的激励，然后根据缓冲器的接口特性，在输出端添加适当的负载，在负载上测量或仿真得到V/t数据。在此过程中，我们需要注意以下几点：

1. 除了用特定的关键字表征封装寄生参数，如R_dut、L_dut和C_dut，否则在做V/t曲线仿真时，务必删除封装参数，但必须保留硅片电容C_comp。
2. 仿真或测量时，负载参数中电阻R_fixture和端接的电源V_fixture（可以是0，即GND）是必需的，而L_fixture和C_fixture是可选的。




图 11: V/t曲线测量或仿真配置图

3. 负载电路的选择需要依据缓冲器类型，目的是使缓冲器的上下拉状态的开启时间、关闭时间和交叠时间能够分离出来，能够更精确的描述器件的开关行为。以下的表格给出了常见接口的推荐负载电路和波形选择。

缓冲器类型	波形数目	负载电路和波形	备注
标准推拉式CMOS缓冲器	4	50ohm到VCC, 1个上升波形+1个下降波形 50ohm到GND, 1个上升波形+1个下降波形	
标准推拉式TTL缓冲器	8	50ohm到VCC, 1个上升波形+1个下降波形 50ohm到GND, 1个上升波形+1个下降波形 7ohm到VCC, 1个上升波形+1个下降波形 500ohm到GND, 1个上升波形+1个下降波形	
漏极/集电极开路缓冲器	2	依据制造商建议的上拉电阻和电压, 1个上升波形 +1个下降波形	注3
源极/发射级开路缓冲器	2	依据制造商建议的下拉电阻和电压, 1个上升波形 +1个下降波形	注3
ECL	2	依据制造商建议的下拉电阻和电压, 1个上升波形 +1个下降波形	注3

表 3: 常见缓冲器类型的推荐负载电路和波形选择

注3. 如果制造商建议的端接电阻阻值大于100ohm，一般还需要添加端接50ohm的波形。




图 12: 标准CMOS缓冲器的V/t曲线测量或仿真配置




图 13: V/t曲线和CMOS缓冲器的开关状态

4. 从上面的表格中我们已经知道，V/t波形的数目并不固定，而是依据器件行为描述的需要选择不同的负载得到不同的波形。事实上，对于每一种“拐角”模式，IBIS4.2规范支持最大100组波形曲线。
5. 在模型文件中即使添加了V/t曲线数据，[Ramp]数据也需要保留。
6. 一些模型由于无法在时间0点实现输出的触发，导致输出的初始状态无法按照规范要求预置，所以建模时可能需要从第二次及以后的跳变提取V/t数据。

4 数据录入IBIS文件

按照前文描述的方式，我们通过仿真或测量得到了IBIS建模所需的所有I/V和V/t数据后，就可以将这些数据整合并录入IBIS模型文件中了。IBIS规范已经规定了模型文件的格式，我们将会按照以下章节介绍如何将数据录入IBIS文件：

- [IBIS文件头信息](#)
- [元件](#)
- [模型选择器](#)
- [缓冲器模型](#)
- [封装模型](#)

注4. 一个IBIS文件中可以包含多个元件，多个缓冲器模型以及多个封装模型。

由于IBIS文件就是一个ASCII码的文本文件，数据录入IBIS文件这个过程可以简单地使用任何一个文本编辑器完成；用一些专业的IBIS模型编辑器（例如Cadence的Model Integrity）则会更好一些，方便模型的检查和校验。

4.1 IBIS文件头信息

IBIS文件的第一部分包含文件本身和文件数据的基本信息，这一部分主要包含以下关键字和信息：

关键字	描述	是否必须	备注
[IBIS Ver]	文件所使用/遵循的IBIS规范的版本	是	
[Comment Char]	改变注释字符，不做改变是默认是“ ”	否	
[File Name]	文件名，此关键字的值必须和文件本身的名字相同。在IBIS3.2版本以前，只支持小写并且符合DOS8.3规范的文件名（基本名8字符，后缀名3字符）；在IBIS3.2版本及以后，基本名支持最大20个字符；在IBIS4.2版本及以后，基本名支持最大40个字符。注意一些特殊字符不能包含在文件名中，例如空格。	是	
[File Rev]	文件版本。注意IBIS规范给出了分配文件版本号的建议。	否	注5
[Date]	模型建立的日期	否	注5
[Source]	模型数据的来源信息，用于说明模型的数据是来自仿真、测量或其他材料。	否	注5
[Notes]	元件和文件的说明，多用于描述模型使用时的需求和警告以及其他需要注释的信息。	否	注5
[Disclaimer]	用于建模目的的信息	否	注5
[Copyright]	文件版权申明	否	注5

表 4：IBIS文件头信息关键字描述

注5. 对于上述表格中非必须的部分，笔者还是建议建模者能够填写翔实，以方便使用者了解和使用模型。

4.2 元件

元件这一部分主要是用于描述元件的管脚分布，元件封装和管脚寄生参数，以及管脚与缓冲器模型的对应关系。

关键字	描述	是否必须	备注
[Component]	元件名。此关键字是模型文件中元件部分的开始。	是	
[Manufacturer]	元件制造商名。	是	
[Package]	封装的寄生参数值。这里指的是此元件所有管脚的平均或典型值，包含电阻、电容和电感 (R_pkg、C_pkg、L_pkg)，每一个都可标注最大、最小和典型值 (Max/Min/Typ)，其中典型值是必须，其他可用NA填写。	是	注6
[Pin]	包含管脚和缓冲器模型的对应关系。每一个管脚对应的寄生电阻、电容和电感也可以在此标注。	是	注6，注7
[Package Model]	如果元件模型的封装参数使用封装模型定义，在此给出此封装模型名。此封装模型可以用[Define Package Model]关键字定义在此模型文件内部，或者定义在同名.pkg封装模型文件中（封装模型规范也包含在IBIS规范中）。	否	注6，注8
[Pin Mapping]	如果建模者需要说明元件中信号管脚所对应的电源和地，在此给出。在使用IBIS文件时，这部分信息可以用于多种仿真，例如同步开关噪声。	否	
[Diff Pin]	当元件中包含差分管脚时，可以在此定义。	否	注9

表 5: IBIS文件元件部分的关键字

注6. [Package]关键字中，所定义的封装寄生参数值“优先级”最低，无论是此后在[Pin]定义了独立的管脚寄生参数，或者[Package Model]中定义了封装模型，这里的封装参数值都会被覆盖。

注7. [Pin]关键字中可以只包含3列，分别是[Pin]、signal_name和model_name。其中[Pin]列应给出的管脚号应该和元件实体管脚号或者说PCB footprint管脚号一一对应，从而方便仿真时的模型映射；signal_name列给出的管脚名可以不需要太严谨，常见的IBIS仿真器一般不通过管脚名映射模型；而model_name列则需给出此管脚所对应的缓冲器模型名称，如果模型文件中存在模型选择器的定义，这里也可以是模型选择器的名称，无论是缓冲器模型还是模型选择器，这里所给出的名称必须在下文中有所定义。

注8. 如果存在封装模型的定义，仿真器应该使用封装模型中的参数覆盖[Package]和[Pin]中的封装参数定义。

注9. 差分管脚的定义本文不作详述。

注10. 元件部分还存在其他关键字，并不常用，本文不作详述。

注11. 当某一元件定义完毕后，通过重复上述所有关键字和内容，可以在同一文件中定义多个元件，

4.3 模型选择器

模型选择器即[Model Selector]部分不是IBIS模型文件的必需部分，但对于当前管脚功能多用化的趋势，越来越多的管脚需要用模型选择器来描述管脚缓冲器模型的选择。例如，对于同一个DDR2数据IO管脚，它既可以处于ODT关闭状态，也可以处于ODT50、ODT75或ODT150开启状态；它的输出阻抗可能是34ohm，也可能是40ohm或48ohm。这样就无法用一个模型来描述其行为，可以在元件部分的[pin]关键字的model_name列用模型选择器名代替缓冲器模型名，然后在这里给出模型选择器的定义。从下面的例子中可以很方便的看出模型选择器的使用。

```

|
| [Pin]  signal_name  model_name  R_pin  L_pin  C_pin
|
| 1      RAS0#       Input1     200.0m 5.0nH  1.0pF
| 2      EN1#       Input2     NA      6.3nH  NA
| 3      A0         Input1     210.0m 5.2nH  1.0pF
| 4      D0         DQ_buffer  310.0m 3.0nH  2.1pF
| 5      D1         DQ_buffer  320.0m 3.1nH  2.2pF
| 6      D2         DQ_buffer  300.0m 2.9nH  2.0pF
| 7      DM         DM_buffer  200.0m 5.0nH  1.0pF
|
| .
| .
| .
| 18     Vcc3       POWER
|
|
| [Model Selector]  DQ_buffer
|
| DQ34_ODTOFF      34ohm Data IO buffer with ODT disable
| DQ40_ODTOFF      40ohm Data IO buffer with ODT disable
| DQ48_ODTOFF      48ohm Data IO buffer with ODT disable
| DQIN_ODT50       Data input with 50ohm ODT
| DQIN_ODT75       Data input with 75ohm ODT
| DQIN_ODT150      Data input with 150ohm ODT
|
| [Model Selector]  DM_buffer
|
| DM_ODT50         Data mask input with 50ohm ODT
| DM_ODT75         Data mask input with 75ohm ODT
| DM_ODT150        Data mask input with 150ohm ODT
| DM_ODTOFF        Data mask input with ODT disable
|

```

从上面的例子中，我们可以看到在使用模型选择器时，在[Pin]关键字中model_name栏并没有什么不同，仿真器在此看到某一个“模型”名时，会优先查找是否有同名的模型选择器，找不到后再去查找是否有同名模型。而在[Model Selector]关键字中会首先在同一行给出模型选择器名称，如DQ_buffer；然后在随后的行列举此模型选择器可以“选择”的缓冲器模型名，直到遇到下一个关键字行。注意，缓冲器模型列举行中，缓冲器模型名称右方的文字（如“Data input with 50ohm ODT”）只是注释，用于描述模型的信息。

4.4 缓冲器模型

缓冲器模型部分中，所有之前为[Pin]和[Model Selector]所对应或列举的缓冲器模型都必须在此逐一进行定义，这也是我们之前所获取的曲线数据所需要录入的地方。我们将按照以下章节IBIS文件缓冲器模型部分：

- [\[Model\]基本参数](#)
- [\[Model Spec\]参数](#)
- [接收器阈值](#)
- [温度和其他电压](#)
- [I/V曲线](#)
- [\[Ramp\]和V/t曲线](#)

4.4.1 [Model]基本参数

[Model]关键字行需要给出此缓冲器模型的名称，然后在随后的行中，会逐一进行定义[Model]的基本参数，直到遇上另一关键字开始的行。

[Model]参数	描述	是否必须	备注
Model_Type	定义缓冲器的类型。必须是IBIS模型所支持的以下类型之一：Input、Output、I/O、3-state、Open_drain、I/O_open_drain、Open_sink、I/O_open_sink、Open_source、I/O_open_source、Input_ECL、Output_ECL、I/O_ECL、3-state_ECL、Terminator、Series和Series_switch	是	
Polarity	定义模型的极性，可以是Non-Inverting或Inverting。	否	注12
Enable	定义输出使能信号的极性，可以是Active-High或Active-Low	否	
Vinl, Vinh	缓冲器输入的阈值电压。	否	
C_comp	缓冲器的硅片电容	是	注13
C_comp_pullup, C_comp_pulldown, C_comp_power_clamp, C_comp_gnd_clamp	当pullup、pulldown、power_clamp和gnd_clamp分别连接不同的电源和地时，新版本的IBIS规范也支持分别定义缓冲器对外节点对这四个电源或地节点的电容。	否	注13

Vmeas, C_ref, R_ref, V_ref	这4个参数是仿真或测量缓冲器飞行时间 (Tco) 或开关时间等时序参数的测量电压和负载电路值。	否	注14
Rref_diff, Cref_diff	当缓冲器模型为差分管脚所连接时,这两个参数定义了测量冲器飞行时间 (Tco) 或开关时间等时序参数的负载电路值	否	注15

表 6: IBIS文件[Model]基本参数

注12. 这个极性应该是指带输出的缓冲器激励信号的极性, 即当添加激励信号时, 如果高激励电平输出高, 低激励电平输出低, 极性是**Non-Inverting**, 反之则是**Inverting**。但也有一说这个极性就是值缓冲器本身的极性, 即高有效还是低有效。笔者未能从IBIS规范中得到确切答案。

注13. 在早期版本中, 只存在**C_comp**参数, 不存在**C_comp_pullup**等4个参数, 此时**C_comp**是必需的。当**C_comp_pullup**等4个参数被支持后, 包括**C_comp**在内的5个电容参数至少需要存在一个。

注14. 缓冲器飞行时间 (Tco) 或开关时间等时序参数的单端测量电路如下图:




图 14: 缓冲器飞行时间 (Tco) 或开关时间的单端测量电路图

注15. 缓冲器飞行时间 (Tco) 或开关时间等时序参数的差分测量电路如下图:




图 15: 缓冲器飞行时间 (Tco) 或开关时间的差分测量电路

4.4.2 [Model Spec]参数

[Model Spec]关键字从IBIS 3.0规范开始支持，此关键字及其参数并不是必需的，但作为缓冲器模型特性的有效补充说明，正为越来越多的新发布的IBIS模型所提供。

[Model Spec]的每一个参数，都需提供typ/min/max三个值，其中typ典型值是必须的，min/max列可以用NA填写。[Model Spec]参数大致可以用以下三个图说明，更详细的本文不再说明，读者可参看IBIS规范。




图 16: 接收器带滞后效应的阈值电压




图 17: 接收器带脉冲抗扰度的阈值电压




图 18: 接收器静态和动态过冲电压

4.4.3 接收器阈值

接收器阈值即[Receiver Threshold]关键字及其参数从IBIS 4.0规范开始支持，用于描述接收器输入阈值及其与参考电压变化量的灵敏度关系，不是必需。本文不作详述。

4.4.4 温度和电压

缓冲器模型部分还包含一些与温度和电压相关的关键字以及其他关键字，列举如下：

关键字	描述	是否必须	备注
[Add Submodel]	用于添加子模型。	否	
[Driver Schedule]	描述多级驱动器关联模型的开关顺序。	否	
[Temperature Rang]	定义获取最大、最小和典型值I/V曲线和V/t曲线等数据时分别对应的环境温度。如果没有给定，默认是0、100和50摄氏度	是	

[Voltage Range]	定义模型工作电压，同时也是默认的[Pullup]和[Power Clamp]曲线的参考电压。	是	注16
[Pullup Reference]	定义[Pullup]曲线的参考电压，如果没有给定，默认参考[Voltage Range]中定义的参考电压。	否	注16
[Pulldown Reference]	定义[Pulldown]曲线的参考电压，如果没有给定，默认参考0V。	否	注16
[Power Clamp Reference]	定义[Power Clamp]曲线的参考电压，如果没有给定，默认参考[Voltage Range]中定义的参考电压。	否	注16
[GND Clamp Reference]	定义[GND Clamp]曲线的参考电压，如果没有给定，默认参考0V。	否	
[External Reference]	定义接收器输入阈值的参考电压。	否	注17
[TTgnd]	定义地嵌位二极管的转换时间。	否	
[TTpower]	定义电源嵌位二极管的转换时间。	否	
[Rgnd]	定义端接器（[Model Type]是Terminator）接地电阻值。	否	注17，注18
[Rpower]	定义端接器（[Model Type]是Terminator）接电源电阻值。	否	注17，注18
[Rac]	定义端接器（[Model Type]是Terminator）的RC接地电路中的电阻值。	否	注17，注18
[Cac]	定义端接器（[Model Type]是Terminator）的RC接地电路中的电容值。	否	注17，注18
[On]	针对串联开关（[Model Type]是Series_switch），定义其中电子模型偏置于“On”状态。	否	注17，注19
[Off]	针对串联开关（[Model Type]是Series_switch），定义其中电子模型偏置于“Off”状态。	否	注17，注19
[R Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电阻值	否	注17，注20
[L Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电感值	否	注17，注20
[C Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电容值	否	注17，注20
[RI Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电感的寄生电阻值	否	注17，注20
[Lc Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电容的寄生电感值	否	注17，注20
[Rc Series]	定义串接器或串联开关（[Model Type]是Series或Series_switch）中的电容的寄生电阻值	否	注17，注20
[Test Data]	给出用于仿真验证用的“黄金波形”及其负载配置。此“黄金波形”多数是在一定的常见负载配置下，使用晶体管级模型仿真生成，用于验证此IBIS缓冲器模型的准确性。	否	
[External Model]	用于调用外部SPICE、VHDL-AMS或Verilog-AMS模型。	否	

表 7: 缓冲器模型中温度和电压相关的关键字以及其他关键字




图 20: 串联模型的等效电路图

4.4.5 I/V曲线

I/V曲线，即[Pullup]、[Pulldown]、[Power Clamp]和[GND Clamp]四类曲线的数据应紧接着其关键字给出。根据前文的介绍，我们已经知道：

1. 不是每一个缓冲器模型都需要上述所有4类曲线，不同的缓冲器类型所需的I/V曲线种类不同。
2. 所有类型的曲线都有typ/min/max三组数据，其中典型值typ列必需，最小min/最大max列可以用NA代替。
3. [Pullup]和[Power Clamp]参考的电压，可能由[Voltage Range]或[Pullup Reference]和[Power Clamp Reference]定义。
4. 部分[Pullup] 和[Pulldown]曲线，应去除[Power Clamp]和[GND Clamp]曲线的影响。

我们还应知道：

5. 每组曲线的数据应至少包含两个点，但最多100个点。
6. 仿真器在使用I/V曲线数据时通常会采用外推法去估算超出表格范围的数据，我们在给出曲线最外侧的两个点的数据时务必小心。例如，电源嵌位二极管曲线中，我们应该保证最外侧电流为0值时至少有两个点，否则外推时将出现负值电流。

由于之前已经通过仿真或测量得到了I/V曲线数据，只需要在此依据规范的格式填入数据即可。下面是一个例子。

```

|-----|
[Pulldown]
| Voltage   I(typ)   I(min)   I(max)
|
| -5.0V    -40.0m   -34.0m   -45.0m
| -4.0V    -39.0m   -33.0m   -43.0m
| .
| .
| 0.0V     0.0m     0.0m     0.0m
| .
| .
| 5.0V     40.0m    34.0m    45.0m

```

10.0V	45.0m	40.0m	49.0m
[Pullup]		Note: Vtable = Vcc - Voutput	
Voltage	I(typ)	I(min)	I(max)
-5.0V	32.0m	30.0m	35.0m
-4.0V	31.0m	29.0m	33.0m
.			
.			
0.0V	0.0m	0.0m	0.0m
.			
.			
5.0V	-32.0m	-30.0m	-35.0m
10.0V	-38.0m	-35.0m	-40.0m
[GND Clamp]			
Voltage	I(typ)	I(min)	I(max)
-5.0V	-390.0m	-380.0m	-400.0m
-0.7V	-80.0m	-75.0m	-85.0m
-0.6V	-22.0m	-20.0m	-25.0m
-0.5V	-2.4m	-2.0m	-2.9m
-0.4V	0.0m	0.0m	0.0m
5.0V	0.0m	0.0m	0.0m
[POWER Clamp]		Note: Vtable = Vcc - Voutput	
Voltage	I(typ)	I(min)	I(max)
-5.0V	445.0m	NA	NA
-0.7V	95.0m	NA	NA
-0.6V	23.0m	NA	NA
-0.5V	2.4m	NA	NA
-0.4V	0.0m	NA	NA
0.0V	0.0m	NA	NA
=====			

4.4.6 [Ramp]和V/t曲线

V/t曲线，即[Rising Waveform]和[Falling Waveform]两类曲线的数据应紧接着其关键字给出。我们应该注意的地方包括：

1. V/t曲线不是必需的。但对于输出状态转变过程非线性的缓冲器而言，建议提供V/t曲线。
2. 每一个缓冲器模型V/t曲线可以有不超过100组，每一组曲线允许包含最大1000个点（IBIS3.2以前只支持最大100个点）。
3. 硅片电容C_comp的影响体现在V/t曲线中，但不包含封装寄生参数的影响。
4. 就算提供了V/t曲线，[Ramp]关键字也必须定义，其格式如下，注意不能直接给出除法运算结果：

$$\frac{dV}{dt} = \frac{20\% \text{ to } 80\% \text{ voltage swing}}{\text{Time it takes to swing the above voltage}}$$

图 21: [Ramp]关键字的数值定义

由于之前已经通过仿真或测量得到了V/t曲线数据，接下来只需要在此依据规范的格式填入数据即可。

4.5 封装模型

前文已经提到，我们可以使用Cadence APD/SIP SI直接提取出封装基板的封装模型，在这里只需要将模型简单地拷贝到IBIS文件中，然后修改封装模型名称同之前在[Package Model]关键字中定义的对名称即可。

关于封装模型本身，以及如何使用Cadence APD/SIP SI提取封装模型，本文不作详述。

5 验证模型

当创建了一个IBIS模型，必须经过验证才能发布以供使用。IBIS模型文件的验证可以包含以下几个环节：

1. 语法校验。可以使用IBIS官方论坛提供的免费校验工具IBIS Golden Parser（最新版本是ibischk5）校验文件，或者使用其他EDA厂商提供的IBIS模型编辑器，例如Cadence的Model Integrity模型编辑器中，就集成IBIS Golden Parser算法。
2. 目测I/V和V/t曲线数据，看看有无异常（例如明显的单调性错误）。
3. 如果IBIS模型中提供了[Test data]数据，用新创建的IBIS搭建仿真平台，采用了和“黄金波形”相同的配置进行仿真，比较和“黄金波形”的区别。
4. 用新创建的IBIS搭建仿真平台，采用同样的负载电路比较IBIS模型和晶体管级模型仿真的结果。

具体的验证过程本文不作详述。

6 对比测量结果

在验针模型的环节中，我们只是比较了IBIS模型和晶体管级模型仿真的结果，而在绝大多数情况下，IBIS模型都是通过晶体管级模型仿真转化得到的。因此，如果有条件，可以做硅片级实验测量，在和仿真配置相同的平台上测量得到I/V和V/t曲线，和所建IBIS中的曲线数据进行比较。

如果硅片级测量无法实现，也可以在实际的系统中测量实时波形，然后搭建仿真环境，得到与实际系统中同样配置的仿真平台，使用IBIS模型进行仿真，在实际测量点相同的位置得到仿真波形，然后与实际测量波形比较。

——[全文完]——

以上技术文档由上海索服科技提供

更多EDA技术文档请访问：<http://www.sofer.cn>

全国统一服务电话：**400 600 9600**